Conector de borde - Borde de Placa 50
|
Pin | Señal | Tipo | Descripción |
01 | -I/OSEL | Entrada | Solo pasa a nivel bajo cuando el procesador accesa a direcciones en el rango $C000 a $C0FF |
02 | +12 vdc | Alimentación | |
03 | A0 | Entrada | Bus de direcciones 0 |
04 | D0 | Entrada/Salida | Bus de datos 0 |
05 | A1 | Entrada | Bus de direcciones 1 |
06 | D1 | Entrada/Salida | Bus de datos 1 |
07 | A2 | Entrada | Bus de direcciones 2 |
08 | D2 | Entrada/Salida | Bus de datos 2 |
09 | A3 | Entrada | Bus de direcciones 3 |
10 | D3 | Entrada/Salida | Bus de datos 3 |
11 | A4 | Entrada | Bus de direcciones 4 |
12 | D4 | Entrada/Salida | Bus de datos 4 |
13 | A5 | Entrada | Bus de direcciones 5 |
14 | D5 | Entrada/Salida | Bus de datos 5 |
15 | A6 | Entrada | Bus de direcciones 6 |
16 | D6 | Entrada/Salida | Bus de datos 6 |
17 | A7 | Entrada | Bus de direcciones 7 |
18 | D7 | Entrada/Salida | Bus de datos 7 |
19 | A8 | Entrada | Bus de direcciones 8 |
20 | -DEV | Entrada | Seleccionar dispositivo externo en rango de memoria $C000 a $DFFF |
21 | A9 | Entrada | Bus de direcciones 9 |
22 | NC | No definido | |
23 | A10 | Entrada | Bus de direcciones 10 |
24 | NC | No definido | |
25 | A11 | Entrada | Bus de direcciones 11 |
26 | NC | No definido | |
27 | A12 | Entrada | Bus de direcciones 12 |
28 | 2M | Entrada | Entrada de clock de 2.042MHz |
29 | NC | No definido | |
30 | NC | No definido | |
31 | NC | No definido | |
32 | NC | No definido | |
33 | NC | No definido | |
34 | NC | No definido | |
35 | NC | No definido | |
36 | -12 vdc | Alimentación | |
37 | NC | No definido | |
38 | EXT M | Salida | Con un nivel bajo desabilita la ROM y RAM interna |
39 | NC | No definido | |
40 | RESET | Entrada | Un valor bajo inicia el ciclo de RESET |
41 | NC | No definido | |
42 | NC | No definido | |
43 | NC | No definido | |
44 | NC | No definido | |
45 | NC | No definido | |
46 | NC | No definido | |
47 | NC | No definido | |
48 | NC | No definido | |
49 | +5 vdc | Alimentación | |
50 | GND | Alimentación |
01: -I/OSEL Entrada Solo pasa a nivel bajo cuando el procesador accesa a direcciones en el rango $C000 a $C0FF |
02: +12 vdc Alimentación |
03: A0 Entrada Bus de direcciones 0 |
04: D0 Entrada/Salida Bus de datos 0 |
05: A1 Entrada Bus de direcciones 1 |
06: D1 Entrada/Salida Bus de datos 1 |
07: A2 Entrada Bus de direcciones 2 |
08: D2 Entrada/Salida Bus de datos 2 |
09: A3 Entrada Bus de direcciones 3 |
10: D3 Entrada/Salida Bus de datos 3 |
11: A4 Entrada Bus de direcciones 4 |
12: D4 Entrada/Salida Bus de datos 4 |
13: A5 Entrada Bus de direcciones 5 |
14: D5 Entrada/Salida Bus de datos 5 |
15: A6 Entrada Bus de direcciones 6 |
16: D6 Entrada/Salida Bus de datos 6 |
17: A7 Entrada Bus de direcciones 7 |
18: D7 Entrada/Salida Bus de datos 7 |
19: A8 Entrada Bus de direcciones 8 |
20: -DEV Entrada Seleccionar dispositivo externo en rango de memoria $C000 a $DFFF |
21: A9 Entrada Bus de direcciones 9 |
22: NC No definido |
23: A10 Entrada Bus de direcciones 10 |
24: NC No definido |
25: A11 Entrada Bus de direcciones 11 |
26: NC No definido |
27: A12 Entrada Bus de direcciones 12 |
28: 2M Entrada Entrada de clock de 2.042MHz |
29: NC No definido |
30: NC No definido |
31: NC No definido |
32: NC No definido |
33: NC No definido |
34: NC No definido |
35: NC No definido |
36: -12 vdc Alimentación |
37: NC No definido |
38: EXT M Salida Con un nivel bajo desabilita la ROM y RAM interna |
39: NC No definido |
40: RESET Entrada Un valor bajo inicia el ciclo de RESET |
41: NC No definido |
42: NC No definido |
43: NC No definido |
44: NC No definido |
45: NC No definido |
46: NC No definido |
47: NC No definido |
48: NC No definido |
49: +5 vdc Alimentación |
50: GND Alimentación |